2F00189-US-P

5

10

15

20

Japanese Laid-Open Patent Publication No. S63-310029 (line 14, lower right column of page 3 through line 7, upper left column of page 4)

The interrupt processing system according to the present invention is a system in which a CPU is able to perform multiplex interrupt processing in accordance with interrupt request signals with a plurality of interrupt causes, where the system is provided with two interrupt acceptance flags for determining whether to carry out the interruption or not in accordance with the aforementioned respective interrupt causes, one of the aforementioned interrupt acceptance flag is adapted to instruct the interruption in accordance with the predetermined priority order for each of the aforementioned interrupt causes.

[Operation]

Because one of the interrupt acceptance flags according to the present invention instructs the interruption in accordance with the predetermined priority order for each of interrupt causes, it is possible to realize multiplex interrupt processing by saving, setting, and restoring the interrupt acceptance flag in batch.

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63-310029

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和63年(1988)12月19日

G 06 F 9/46

3 1 1

C - 7056 - 5B

審査請求 未請求 発明の数 1 (全11頁)

割込み処理システム

②特 願 昭62-147235

29出 願 昭62(1987).6月11日

砂発 明 者 竹

竹 内

稔

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明 桐 田

1. 発明の名称

割込み処理システム

2. 特許請求の範囲

(1) CPUが複数の割込み要因の割込み要求 信号に従い、多重割込み処理が行える割込み処理 システムにおいて、

前記割込み要因にそれぞれ対応させて、その割込みを実行するか否かを決定する割込み許可フラグを2つ設け、

前記割込み許可フラグの一方は、前記割込み要因各々の予め定められた優先順位に従った割込みを指示するものであることを特徴とする割込み処理システム。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は多量割込み処理が行える割込み処理 システムに関し、特にマイクロプロセッサに接続 または内蔵されることで多重割込みを実現する割 込み処理システムに関する。

〔従来の技術〕.

従来のマイクロプロセッサで複数の割込み要因 に対する割込み処理を行なう多重割込み処理シス テムとして、例えば第3回のシステム構成図に示 したものがある。同図において、1はCPUであ り、刮込みマスクフラグ(以下「1フラグ」と含 う。)1aを備えている。また2はメモリ、3は パスである。R(Ra~Ra) はレジスタであり、 各割込み要因A~Dに対応して4つ設けられてお り、このレジスタRは割込み要求フラグF1 (; F_{1a}~F_{1d})と割込み許可フラグF₂(F_{2a}~ Fod) を持っている。なお他の概能についてはこ の発明とは関係ないので言及しない。割込み要求 フラグF1の入力部は各割込み要因A~Dが発生 すると、"1"をセットする(通常は"0")よ うに各割込み要因A~Dと接続され、このフラグ F, の出力部は2入力ANDゲートG(Ga~ Gd)の一方入力となっている。また、割込み許 可フラグF,はANDゲートGの他方入力となっ ている。なお、これらのフラグド $_1$, F_2 はパス

3 を介して、CPU1によりアクセス可能である。 また、ANDゲートGの出力信号S_I (S_{Ia}〜 S_{Id})がCPU1への各割込み要因A~Dによる 割込み要求信号となっている。

このような構成において、例えば割込み要因A が発生した場合を考える。この場合、まず割込み 要求フラグF12が"1"にセットされる。この時、 割込み許可フラグF_{2a}が"1"であれば、AND ゲートG。の出力信号、つまり割込み要求信号 S Taが "1"となることで、割込み要求信号 S Ta がイネーブル状態となる。ここでCPU1のIフ ラグ1aが"0"であれば、CPU1は割込み受 付け状態であるので、CPU1は現在実行中の処 理を中断し、プログラムカウンタ、プログラム状 **懇語(PSW)、各種レジスタ値等の退避の割込** み受付け処理を行ない、割込み要因Aに基づく割 込み処理を行う。しかる後、当該割込み処理が移 了すれば、割込み受付け時に退避したプログラム カウンタ、PSW、各種レジスタ 値等の復帰の割 込み終了処理を施した後、割込み要因Aにより中

断された状態から処理が再開される。

一方、割込み要求 A が発生し、割込み要求フラグ F_{1a}が"1"にセットされても、割込み許可フラグ F_{2a}が"0"であれば、割込み要求信号 S_{1a}が"0"で、イネーブル状態とならないため、割込み要求 A は受付けられない。

また、割込み要求フラグF_{1a}、割込み許可フラグF_{2a}が共に"1"となり、割込み要求信号S_{1a}がイネーブル状態となっても、CPU1の I フラグ1aが"1"の時は、CPU1はこの割込みを受付けず、Iフラグ1aが"0"になるまで、その割込み要求は保留される。上記した一連の処理は割込み要因 B~Dにおいても同様である。

上記したシステムでは割込み要求信号S₁がイネーブル状態となり「フラグ1 aが"0"の状態の時、CPU1で割込み処理が受付けられると、他の割込み要求を保留させるため、「フラグ1 aは必ず"1"に設定されるようにしている。このは必ず"1"に設定されるようにしている。このにめ1つの割込み処理実行中に、この割込み処理

る、いわゆる多重割込み処理を実現するためには、 以下に示すようなソフトウェア処理が必要となる。

第4図はそのソフトウェア処理の処理手順を示すフローチャートであり、割込み優先順位は割込み要因 A・B・C・D)の割込みよとは、各割がている。の割込みよりのではないいるでは、かつ「フラグ1 a を "1" と設定している。の割込みを受付けなくした処理を示している。

そして、「要因A(B.C.D)に対する処理」とは、前述したプログラムカウンタ、PSW,各種レジスタ値等の退避・復帰等の割込み受付け処理、割込み終了処理を含んだ割込み要因A(B.C.D)に基づく割込み処理示している。また、「割込み終了」時に他の割込みを受付けるため!フラグ1aを"O"にクリアしており、割込み許可フラグF2a~F2dの初期設定値は全て"1"であるとする。

以下、同図を参照しつつこの動作の説明をする。まず、割込み要因Aの割込みが実行される場合について述べる。この場合、無条件にステップS1で割込み要因Aに対する処理を行い終了する。この間Iフラグ1aは"1"であるので、割込み要因Aを含む全ての割込み要求信号S₁が保留されることになるので、他の割込み処理が実行されることはない。

 割込み要因 B の割込み処理終了 被は割込み許可フラグ F 2c・ F 2dを元の値に戻すために行っている。そして、ステップ S 1 6 において l フラグ 1 a の値を強制的に " O " にクリアし、 C P U 1 自体は割込み受付け状態とし、次のステップ S 1 7 で 割込み要因 B に対する処理を行う。このステップ S 1 7 の実行中、割込み許可フラグ F 2a~ F 2d は各々" 1". " O ". " O ". " O "で l フラグ 1 a は " O " であることより、割込み要因 B より 優先順位の高い割込み変因 A のみ割込み可能としている。

以下、ステップS18で1フラグ1aを"1"にセットすることで、全ての割込み要求信号S_Iを保留させ、ステップS19で割込み許可フラグF_{2d}の値を復帰させ、ステップS20で割込み許可フラグF_{2c}の値を復帰させ、割込み許可フラグF_{2c}を割込み変因Bの割込み直前の状態に戻し、ステップS21で割込み許可フラグF_{2b}を"1"にセットし、割込み要因Bの割込みを可能にし、終了する。

割込み要因 C 、 D による割込みにおいても、優先順位の違いを除き、その処理手順はそれぞれステップ S 3 1 ~ S 3 8 およびステップ S 4 1 ~ S 4 5 に示すように割込み要因 B の場合と同じである。 参考までに割込み要因 B の場合と同じであくステップ S 1 、 S 1 7 、 S 3 5 、 S 4 3 実行中)における割込み許可フラグ F 2a~ F 2dと I フラグ 1 a の値を表 1 に示す。

(以下余白)

表 1

90. 理			1フラグ	割込み許可フラグ			
				F _{2a}	F _{2b}	F _{2c}	F _{2d}
割要	込因	み A	1	1	Δ	Δ	Δ
割要		み B	0	1	0	O	0
割要		み C	0	1	1	0	0
割要		み D	0	1	1	1	0

Δ : 割込み要因Αが受付けられる直前の値

なお、上記した処理は割込み許可フラグF₂4~F_{2d}の初期設定値は全て"1"である場合について述べたが、複数を含むいずれかの初期設定値を"0"にすることで、当該割込み要因を優先順位に関係なく受付けなくすることができる。

(発明が解決しようとする問題点)

従来の多重割込み処理を行う割込み処理システムは、以上のように構成されているので、第4図で示したような多重割込み処理実現のためのフトウェア処理を必要とし、この処理量は割込み要因の数が増えるに従い膨大になってしまい、割込み処理システムの処理能力低下が生じてしまうという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、多重割込み処理実現のための 処理量を低減させ、かつシステムとしての処理能 力の低下をおこさない割込み処理システムを得る ことを目的とする。

(問題点を解決するための手段)

この発明にかかる割込み処理システムは、CPUが複数の割込み要因の割込み要求信号に従い、多重割込み処理が行えるシステムであって、前記割込み要因にそれぞれ対応させて、その割込みを実行するか否かを決定する割込み許可フラグを2つ設け、前記割込み許可フラグの一方は、前記割込み要因各々の予め定められた優先順位に従った

割込みを指示するようにしている。

(作用)

この発明における一方の割込み許可フラグは割込み要因の各々の予め定められた優先願位に従った割込みを指示するため、この割込み許可フラグを一括して退避、セット、復帰することで多重割込み処理を実現することができる。

(実施例)

第1図はこの発明の一実施例である多重割込み処理を行う割込み処理システムを示すシステム構成図である。同図において1、2、R・Fi・F₂・Siは従来と同じなので説明を省略するが、新たた許可レジスタPRが設けられたのが異なる。この許可レジスス可能にしてあり、各割込み許可フラグF3〜F3はハス3を介してCPU1によりアクセス可能にしてあり、各割込み許可フラグF3〜F3の3入力となる。

S 5 4 の実行中、割込み許可フラグF_{2 a}~F_{2 d}が全て"1"、Iフラグ1aが"0"であるが、割込み許可フラグF_{3 a}~F_{3 d}は全て"0"であることより、全ての割込みを禁止している。

以下、ステップS 5 5 で 1 フラグ 1 a を " 1 "にセットし、全ての割込み要求信号S_I を保留させ、ステップS 5 6 で割込み許可フラグF_{3a}~F_{3d}の値を復帰させ、割込み要因 A の割込み直前の状態に戻し、割込み処理を終了する。

第2図は第1図で示した割込み処理システムにおける多重割込み処理をソフトウェアで実現するための処理手順を示すフローチャートである。ここでレジスタR内の各割込み許可フラグF₂及び許可レジスタPR内の各許可フラグF₃は"1"に設定しておく。以下同図を参照しつつその動作の説明をする。

ます、割込み要因Aの割込みが実行される場合について述べる。この場合、ステップS51で許可レジスタPR内の割込み許可フラグF 3a~F 3d の値を全て退避させる。次にステップS52で割込み許可フラグF 3a~F 3dの値を全て "〇"にクリアする。このステップS51。S52における処理は全ての割込み要因Aの割込み処理終了後に元の状態に戻すために行っている。

そして、ステップS53において1フラグ1aの値を強制的に"〇"にクリアし、CPU1自体は割込み受付け状態とし、次のステップS54で割込み変因Aに対する処理を行う。このステップ

の割込み処理終了後に元に戻すために行なってい

そして、ステップS63において I フラグ1aの値を強制的に"0"にクリアし、CPU1自体は割込み受付け状態とし、次のステップS64で割込み要囚Bに対する処理を行う。このステップS64の実行中、割込み許可フラグF 2a~F 2dは全て"1"、割込み許可フラグF 3a~F 3dは各々"1"、"0"、"0"、"0"で I フラグ1aは"0"であることにより、割込み要囚Bより優先順位の高い割込み要因Aのみ割込み可能にしている

以下、ステップ S 6 5 で 1 フラグ 1 a を " 1 "にセットすることで全ての割込み要求信号 S ₁ を保留させ、ステップ S 6 6 で割込み許可フラグ F _{3a}~ F _{3d}の値を復帰させ、割込み要因 B の割込み直前の状態に戻し、割込み処理を終了する。

割込み要因 C . D による割込みにおいても、優 先順位の違いを除き、その処理手順はそれぞれス テップS71~S76およびステップS81~S

特開昭63-310029 (5)

8 6 に示すように割込み要因 A . B の場合と同じ である。

上記したように、許可レジスタPRを折たに設 けたことにより、多重割込み処理を行なうときに は許可レジスタPRの内容を一括して退避、再設 定、復帰すればよく、従来のように1割込み要因 ことに割込み許可フラグFpの退避、再設定、複 帰を行う必要はないため、多重割込み処理実現の ソフトウェア処理が軽減される。すなわち、割込 み要因の数が増えてもその処理は、許可レジスタ PR内に割込み許可フラグF3 が設定できる範囲 では、割込み個々に対する処理は、割込み許可フ ラグFaの設定以外は全く同一である。従って、 割込み許可フラグF1 の設定は分岐命令等により 行うことで1つのプログラムルーチンで多重割込 み処理が実現できる。その結果、割込み要因数が 増えても割込み処理システムの処理能力低下は全 く生じない。

なお、第2図で示したソフトウェアによる多題 割込み処理は、許可レジスタPR内の割込み許可

優先順位に従った割込みを指示するため、多量割 込み実現のための処理量を低減させ、かつシステムとしての処理能力の低下をおこさない割込み処 理システムを得ることができる。

4. 図面の簡単な説明

第1回はこの発明の一実施例である割込み処理システムを示すシステム構成図、第2回は第1回の割込み処理システムを用いて多重割込み処理を実現するための処理手順を示すフローチャート、第3回は従来の割込み処理システムを示すシステム体成図、第4回は第3回の割込み処理システムを用いて多重割込み処理を実現するための処理手順を示すフローチャートである。

図において、1 は C P U 、3 はパス、 P R は許可レジスタ、 F₂ , F₃ は割込み許可フラグである。

なお、各図中同一符号は同一または相当部分を 示す。


代理人 大岩坳 雄

フラグF3 の退選、再設定、復帰という単純な処理であるので、CPU1の割込み受付け動作及び割込み完了動作としてハードウェア処理で行うことも十分可能である。この場合を名割込み変因ごとがよる値を各の面を設出しておられたはまりのアドルスを行なうときにはまり日に転送する値を表の値を設出してで、該アドレスに格納する値を変更することにより優先順位を任意に変更できる。


また、この実施例では割込み許可フラグF_{2a}~F_{2d}の初期設定値は全て"1"である場合について述べたが、複数を含むいずれかの初期設定値を"0"にすることで許可レジスタPR内の割込み許可フラグF₃の値で決定する優先順位に関係なく、当該割込み要因を受付けなくすることもできる。


(発明の効果)

以上説明したように、この発明によれば、一方の割込み許可フラグの値により割込み要因各々の



…バス R…軒向フジスタ 8.F3…割込や軒向フロ





手 続 補 正 **杏**(白発) 63 1 8 昭和 年 月 日

特許庁長官殿

1. 事件の表示

特願昭 62-147235号

2. 発明の名称

割込み処理システム

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社 代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

(7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許部)





明 總 書

1. 発明の名称

割込み処理システム

- 2. 特許請求の範囲
- (1) CPUが複数の割込み要因の割込み要求 信号に従い、多重割込み処理が行える割込み処理 システムにおいて、

前記割込み要囚にそれぞれ対応させて、その割込みを実行するか否かを決定する割込み許可フラグを2つ設け、

前記割込み許可フラグの一方は、前記割込み要因各々<u>の優</u>先順位に従った割込み<u>許可/禁止状態</u>を指示するものであることを特徴とする割込み処理システム。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は多重割込み処理が行える割込み処理 システムに関し、特にマイクロプロセッサに接続 または内蔵されることで多重割込みを実現する割 込み処理システムに関する。

詳細な説明の個」 6. 補正の内容

5. 補正の対象

(1) 明細書の「特許語求の範囲の欄」、「発明の詳細な説明の間」を別紙の通り(補正の対象の間に記載した事項以外は内容に変更なし)補正する。

明和協の「特許額求の範囲の欄」及び「発明の

以上

(従来の技術)

従来のマイクロプロセッサで複数の割込み要因 に対する割込み処理を行なう多重割込み処理シス テムとして、例えば第3図のシステム構成図に示 したものがある。同図において、1はCPUであ り、割込みマスクブラグ(以下「1フラグ」と言 う。) 1 a を備えている。また2 はメモリ、3 は パスである。 $R(R_a \sim R_d)$ はレジスタであり、 各割込み要因A~Dに対応して4つ設けられてお り、このレジスタRは割込み要求フラグF4 (; F_{1a}~F_{1d})と割込み許可フラグF₂ (F_{2a}~ F2d)を持っている。なお他の機能についてはこ の発明とは関係ないので言及しない。割込み要求 フラグF1の入力部は各割込み要因A~Dが発生 すると、"1"をセットする(通常は"0")よ うに各割込み要因A~Dと接続され、このフラグ F₁ の出力部は2入力ANDゲートG(G₂ ~ Ga)の一方入力となっている。また、割込み許 可フラグF,はANDゲートGの他方入力となっ ている。なお、これらのフラグF1、F2はパス

3 を介して、CPU1によりアクセス可能である。 また、ANDゲートGの出力信号S_I (S_{Ia}~ S_{Id})がCPU1への各割込み要因A~Dによる 割込み要求信号となっている。

このような構成において、例えば割込み要因A が発生した場合を考える。この場合、まず割込み 要求フラグF 1aが"1"にセットされる。この時、 割込み許可フラグF_{2a}が"1"であれば、AND ゲートGaの出力信号、つまり割込み要求信号 S」。が"1"となることで、割込み要求信号S」。 がイネーブル状態となる。ここでCPU1の1フ ラグ1aが"O"であれば、CPU1は割込み受 付け許可状態であるので、CPU1は現在実行中 の処理を中断し、プログラムカウンタ・プログラ ム状態語(PSW)、各種レジスタ値等の退避の 割込み受付け処理を行ない、割込み要囚Aに基づ く割込み処理を行う。しかる後、当該割込み処理 が終了すれば、割込み受付け時に退避したプログ ラムカウンタ、 PSW、各種レジスタ値等の復帰 の割込み終了処理を施し、割込み要因Aにより中

断された状態から処理が再開される。

一方、割込み要求 A が発生し、割込み要求フラグ F_{1a}が"1"にセットされても、割込み許可フラグ F_{2a}が"0"であれば、割込み要求信号 S_{1a}が"0"で、イネーブル状態とならないため、割込み要求 A は受付けられない。

また、割込み要求フラグF_{1a}、割込み許可フラグF_{2a}が共に"1"となり、割込み要求信号S_{1a}がイネーブル状態となっても、CPU1の1フラグ1aが"1"の時は、CPU1はこの割込みを受付けず、1フラグ1aが"0"になるまで、その割込み要求は保留される。上記した一連の処理は割込み要因B~Dにおいても同様である。

上記したシステムでは割込み要求信号SIがイネーブル状態となり【フラグ1aが"〇"の状態の時、CPU1で割込み処理が受付けられると、他の割込み要求を保留させるため、【フラグ1aは必ず"1"に設定されるようにしている。このは必ず"1"に設定されるようにしている。このにめ1つの割込み処理実行中に、この割込み処理を行うことのでき

る、いわゆる多重割込み処理を実現するためには、 以下に示すようなソフトウェア処理が必要となる。

そして、「要因A(B.C.D)に対する処理」とは、割込み要因A(B.C.D)の割込要求に基づく割込み処理を示している。また、「割込み終了」とは他の割込みを受付けるため1フラグ1aを"O"にクリアした後、割込受付時に退避した各種レジスタ.PSW.プログラムカウンタを復帰し、割込受付けにより中断された状態から処

理を再開することを示している。

以下、同図を参照しつつこの動作の説明をする。まず、割込み要因Aの割込みが実行される場合について述べる。この場合、無条件にステップS1で割込み要因Aに対する処理を行い終了する。この間1フラグ1aは"1"であるので、割込み要因Aを含む全ての割込み要求信号SIが保留されることになるので、他の割込み処理が実行されることはない。

位の低い割込み獲因 C 、 D による割込みを禁止し、割込み変 B B の割込み処理終了後は割込み許可フラグ F 2c、 F 2dを元の値に戻すために行っている。そして、ステップ S 1 6 において I フラグ 1 a の値を"O"にクリアし、C P U 1 自体は割込みの値を"O"にクリアし、C P U 1 自体は割込みのではいいではないのであり、下 2b~ F 2dは全て"O"でリフラグ 1 a は"O"であることより、割込み要因 B 及び割込み要因 B 及び割込み要因 B 及び割込み禁止としている。

以下、ステップS18で1フラグ1aを"1"にセットすることで、全ての割込み要求信号S₁を保留させ、ステップS19で割込み許可フラグF_{2d}の値を復帰させ、ステップS20で割込み許可フラグF_{2c}の値を復駆させ、割込み許可フラグF_{2b}を戻し、ステップS21で割込み許可フラグF_{2b}を"1"にセットし、割込み要因Bの割込みを可能

にし、割込み終了する。

割込み要囚 C . D による割込みにおいても、優先順位の違いを除き、その処理手順はそれぞれステップ S 3 1 ~ S 3 8 およびステップ S 4 1 ~ S 4 5 に示すように割込み要因 B の場合と同じである。参考までに割込み要因 A ~ D に対する処理中(ステップ S 1 . S 1 7 . S 3 5 . S 4 3 実行中)における割込み許可フラグ F 2a~ F 2dと 1 フラグ 1 a の値を表 1 に示す。

(以下余白

表 ·

処理	1フラグ	割込み許可フラグ			
10 H:		F _{2a}	F _{2b}	F _{2c}	F 2 d
割込み要因A	1	1	Δ	_Δ	Δ
割込み要因B	0	Δ	0	0	0
割込み要因で	0	Δ	Δ	0	0
割込み 要因D	0	Δ	Δ	Δ	Ö

Δ : 割込みが受付けられる直前の値

(発明が解決しようとする問題点)...

従来の多重割込み処理を行う割込み処理システムは、以上のように構成されているので、第4図 ~で示したような多重割込み処理実現のためのソフトウェア処理を必要とし、この処理量は割込み要因の数が増えるに従い膨大になってしまい、割込

み処理システムの処理能力低下が生じてしまうという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、多重割込み処理実現のための 処理量を低減させ、かつシステムとしての処理能 力の低下を最小限に押える割込み処理システムを 得ることを目的とする。

(問題点を解決するための手段)

この発明にかかる割込み処理システムは、CPUが複数の割込み要因の割込み要求信号に従い、多重割込み処理が行えるシステムであって、前記割込み要因にそれぞれ対応させて、その割込みを引込み許可フラグの一方は、前記が設め、前記との優先順位に従った割込み許可/禁止状態を指示するようにしている。

(作用)

この発明における一方の割込み許可フラグは割込み要囚の各々の優先順位に従った割込み許可/ 禁止状態を指示するため、この割込み許可フラグ を一括して退避、セット、復帰することで多選割 込み処理を実現することができる。

(実施例)

ا مستندا د د د

第2図は第1図で示した割込み処理システムにおける多重割込み処理をソフトウェアで実現するための処理手順を示すフローチャートである。 ここでレジスタR内の各割込み許可フラグF₂ はソフトウェアのフローに従った割込許可/禁止に対

応する値に設定し、一方許可レジスタPR内の各 許可フラグF3 は"1"に設定しておく。以下同 図を参照しつつその動作の説明をする。

まず、割込み要因Aの割込みが実行される場合について述べる。この場合、ステップS51で許可レジスタPR内の割込み許可フラグF 3a~F 3dの値を全て退避させる。次にステップS52で割込み許可フラグF 3a~F 3dの値を全て "〇"にクリアする。このステップS51.S52における処理は全ての割込みを禁止し、割込み許可フラグF 3a~F 3dを割込み要因Aの割込み処理終了後に元の状態に戻すために行っている。

そして、ステップS53において I フラグ1aの値を"0"にクリアし、CPU1自体は割込み受付け状態とし、次のステップS54で割込み要因 A に対する処理を行う。このステップS54の実行中、割込み許可フラグF 2a~F 2dはソフト ウェアのフローにより許可されている要因のものが"1"、 I フラグ1aが"0"であるが、 割込み許可フラグF 3a~F 3d は全て"0"であることよ

り、全ての割込みを禁止している。

以下、ステップ S 5 5 で I フラグ 1 a を " 1 " にセットし、全ての割込み要求信号 S_I を保留さ せ、ステップ S 5 6 で割込み許可フラグ F_{3a}~ F_{3d}の値を復帰させ、割込み要因 A の割込み直前 の状態に戻し、割込み処理を終了する。

以下、ステップS65で I フラグ1aを"1°にセットすることで全ての割込み要求信号S_I を保留させ、ステップS66で割込み許可フラグ F_{3a}~F_{3d}の値を復帰させ、割込み要因Bの割込み直前の状態に戻し、割込み処理を終了する。

割込み要因 C. Dによる割込みにおいても、優 先順位の違いを除き、その処理手順はそれぞれス

特開昭63-310029 (11)

テップS71~S76およびステップS81~S 86に示すように割込み要切A, 8の場合と同じ である。

なお、第2図で示したソフトウェアによる多重割込み処理は、許可レジスタ P R 内の割込み許可フラグ F 3 の退避、再設定、復帰という単純な処理であるので、C P U 1 の割込み受付け動作及び

の割込み処理システムを用いて多重割込み処理を実現するための処理手順を示すフローチャート、第3図は従来の割込み処理システムを示すシステム構成図、第4図は第3図の割込み処理システムを用いて多重割込み処理を実現するための処理手順を示すフローチャートである。

図において、1 は C P U 、3 はパス、P R は許可レジスタ、 F₂ . F₃ は割込み許可フラグである。

なお、各図中同一符号は同一または相当部分を示す。

代理人 大岩增雄

割込み完了動作としてハードウェア処理で行うことも十分可能である。この場合、割込み許可フラグト3の再設定に使用する値を各割込み要因ごとにメモリの予め定められたアドレスに格納しておき、再設定を行なうときには該当のアドレスからその値を該出して許可レジスタPRに転送するようにしておくことで、該アドレスに格納する値を変更することにより優先順位を任意に変更できる。

(発明の効果)

以上説明したように、この発明によれば、名割込要囚に対して割込み許可フラグを2つ設け、一方を優先順位決定専用に使用し、割込受付け及び終了時に優先順位に従い一括して退避、再設定・復帰を行うため、多重割込み実現のための処理量を低減させ、かつシステムとしての処理能力の低下を最小限に抑える割込み処理システムを得ることができる。

4. 図面の簡単な説明

第 1 図はこの発明の一実施例である割込み処理 システムを示すシステム構成図、第 2 図は第 1 図